Lenovo AD80582QH056003 Datový list Strana 48

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 136
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 47
Electrical Specifications
48 Intel® Xeon® Processor 7400 Series Datasheet
Figure 2-20. Voltage Sequence Timing Requirements
Figure 2-21. FERR#/PBE# Valid Delay Timing
BCLK
Vcc
PWRGOOD
RESET#
Td
V
TT
Ta Tb
V
CC_BOOT
Te
V
CCPLL
VID[6:1] / BSEL[2:0]
Ta= T43 (V
CC_BOOT
stable to VID[6:1] / BSEL[2:0] valid)
Tb= T44 (VID[6:1] / BSEL[2:0] valid to Vcc stable)
Tc= T48 (V
TT
stable to VID[6:1] / BSEL[2:0] valid)
Td= T36 (PWRGOOD assertion to RESET# de-assertion)
Te= T41 (V
CC
stable to PWRGOOD assertion)
Tf = T37 (BCLK stable to PWRGOOD assertion)
Tg = T49 (V
CCPLL
stable to PWRGOOD assertion)
Th = T45 Reset Configuration Signals (A[35:3]#, BR[1:0]#, INIT#, SMI#) Setup Time
Ti= T46 Reset Configuration Signals (A[35:3]#, INIT#, SMI#) Hold Time
Tj= T47 Reset Configuration Signals (BR[1:0]#) Hold Time
Th Ti
Tj
Reset Configuration
Signals(A[35:3]#,
INIT#, SMI#)
Reset Configuration
Signals BR[1:0]#
Tc
Tf
Tg
BCLK
STPCLK#
System bus
FERR#/PBE#
SG
Ack
FERR# undefined FERR#
Ta
PBE# undefined
Zobrazit stránku 47
1 2 ... 43 44 45 46 47 48 49 50 51 52 53 ... 135 136

Komentáře k této Příručce

Žádné komentáře